

ACOS(x)	$\cos^{-1}(x)$	所得數值單位為絆度
COSH(x)	$\cosh(x)$	所得數值單位為絆度
TAN(x)	$\tan(x)$	x 單位為絆度
ATAN(x)	$\tan^{-1}(x)$	所得數值單位為絆度
ARCTAN(x)	$\tan^{-1}(x)$	所得數值單位為絆度
ATAN2(y,x)	$\tan^{-1}(y/x)$	所得數值單位為絆度
TANH(x)	$\tanh(x)$	所得數值單位為絆度
M(x)	x 值的大小	
P(x)	x 的相角值	單位為角度
R(x)	x 的實部	
IMG(x)	x 的虛部	
TABLE(x,x ₁ ,y ₁ ,...,x _n ,y _n)	y 值為 x 的函數	所得 y 值為由 x ₁ ,y ₁ 到 x _n ,y _n 所描述的「片段線性」函數經內差法求得。
MIN(x,y)	x 和 y 之間的最小值	
MAX(x,y)	x 和 y 之間的最大值	
LIMIT(x,min,max)	min if x < min max if x > max x 其他	
SGN(x)	+1 if x > 0 0 if x = 0 -1 if x < 0	
STP(x)	1 if x > 0 0 其他	

附錄二 Design Center 中的數學函數

我們在 6-2 節介紹類比行為模型中的 EVALUER 時，曾以絕對值函數 ABS() 為例模擬一個理想的全波整流器。事實上，除了絕對值函數外，Design Center 還提供了許多不同的函數（包含加、減、乘、除的基本運算、布林函數及邏輯判別式）供 PSpice 模擬之用。另外，也同時提供一些函數讓 Probe 對所呼叫的波形做進一步計算之用，我們將其表列如下：

PSpice 中可用的函數

函數表示法	意義	備註
數學函數		
ABS(x)	$ x $	
SQRT(x)	$x^{1/2}$	
EXP(x)	e^x	
LOG(x)	$\ln(x)$	
LOG10(x)	$\log(x)$	
PWR(x,y)	$ x ^y$	
PWRS(x,y)	$+ x ^y \text{ (if } x>0\text{)}$ $- x ^y \text{ (if } x<0\text{)}$	
SIN(x)	$\sin(x)$	x 單位為強度
ASIN(x)	$\sin^{-1}(x)$	所得數值單位為強度
SINH(x)	$\sinh(x)$	所得數值單位為強度
COS(x)	$\cos(x)$	x 單位為強度

A-10 從實例中學習 Design Center 3

IF(t,x,y)	x 若 t 為真 y 其他	t 為邏輯判別式
布林函數		
~	NOT	
	OR	
^	XOR	
&	AND	
邏輯判別式		
==	等於	
!=	不等於	
>	大於	
>=	大於等於	
<	小於	
<=	小於等於	

Probe 中可用的函數

函數表示法	意義	備註
ABS(x)	$ x $	
SGN(x)	+1 (if $x > 0$) 0 (if $x = 0$) -1 (if $x < 0$)	
SQRT(x)	$x^{1/2}$	
EXP(x)	e^x	
LOG(x)	$\ln(x)$	
LOG10(x)	$\log(x)$	

M(x)	x 值的大小	
P(x)	x 的相角值	單位為角度
R(x)	x 的實部	
IMG(x)	x 的虛部	
G(x)	x 的群延遲(Group Delay)	單位為秒
PWR(x,y)	$ x ^y$	
SIN(x)	$\sin(x)$	x 單位為強度
COS(x)	$\cos(x)$	x 單位為強度
TAN(x)	$\tan(x)$	x 單位為強度
ATAN(x)	$\tan^{-1}(x)$	所得數值單位為強度
ARCTAN(x)	$\tan^{-1}(x)$	所得數值單位為強度
d(x)	x 對橫軸變數的微分	
s(x)	x 對橫軸變數的積分	
AVG(x)	x 的平均值	
AVGX(x,d)	x 在範圍 d 內的平均值	
RMS(x)	x 的均方根值	
DB(x)	x 的分貝值	
MIN(x)	x 實部的最小值	
MAX(x)	x 實部的最大值	

附錄三 類比元件的描述格式與模擬參數表

Design Center 內建了許多的類比元件模型，以下我們將這些元件的文字檔描述格式及其模擬參數列表說明，其中的元件描述格式與 7-2 節所提到「元件屬性」中的 TEMPLATE 項息息相關。也就是說，一旦使用者要編輯一個新元件符號的 TEMPLATE 屬性時，必須依照該元件的描述格式，再配合 7-2 節所述的特殊字元及設定步驟加以編輯，才得以使電路圖檔的文字編譯過程不至出錯。這些元件的英文簡寫及其對應名稱如下表所示：

英文簡寫	元件名稱
B	砷化鎵場效電晶體
C	電容
D	二極體
E	電壓控制電壓源
F	電流控制電壓源
G	電壓控制電流源
H	電流控制電流源
I	獨立電流源
J	接面場效電晶體
K	耦合電感

英文簡寫	元件名稱
L	電感
M	金氧半電晶體
Q	雙載子電晶體
R	電阻
S	電壓控制開關
T	傳輸線
V	獨立電壓源
W	電流控制開關
X	子電路

B**砷化鎵場效電晶體****描述格式**

B<名稱><汲極><閘極><源極>
+<模型名稱> [面積]

模型格式

.MODEL <模型名稱> GASFET(模型參數)

模型參數	意義	單位	內定值
LEVEL	Model index(1,2, or 3)		1
VTO	Pinch-off voltage	volt	-2.5
ALPHA	Saturation voltage parameter	volt ⁻¹	2.0
BETA	Transconductance coefficient	amp/volt ²	0.1
B	Doping tail extending parameter (LEVEL = 2 only)	volt ⁻¹	0.3
LAMBDA	Channel-length modulation	volt ⁻¹	0
GAMMA	Static feedback parameter (LEVEL = 3 only)		0
DELTA	Output feedback parameter (LEVEL = 3 only)	(amp.volt) ⁻¹	0
Q	Power-law parameter (LEVEL = 3 only)		2

模型參數	意義	單位	內定值
TAU	Conduction current delay time	sec	0
RG	Gate ohmic resistance	ohm	0
RD	Drain ohmic resistance	ohm	0
RS	Source ohmic resistance	ohm	0
IS	Gate <i>p</i> -nsaturation current	amp	1E-14
N	Gate <i>p</i> - <i>n</i> emission coefficient		1
M	Gate <i>p</i> - <i>n</i> grading coefficient		0.5
VBI	Gate <i>p</i> - <i>n</i> potential	volt	1.0
CGD	Zero-bias gate-drain <i>p</i> - <i>n</i> capacitance	farad	0
CGS	Zero-bias gate-source <i>p</i> - <i>n</i> capacitance	farad	0
CDS	Drain-source capacitance	farad	0
FC	Forward-bias depletion capacitance coefficient		0.5
VDELTA	Capacitance transition voltage (LEVEL 2 & 3)	volt	0.2
VMAX	Capacitance limiting voltage (LEVEL 2 & 3)	volt	0.5
EG	Bandgap voltage (barrier height)	eV	1.11
XTI	IS temperature exponent		0
VTOTC	VTO temperature coefficient	volt/ ° C	0
BETATCE	BETA exponential temperature coefficient	%/ ° C	0

模型參數	意義	單位	內定值
TRG1	RG temperature coefficient (linear)	° C ⁻¹	0
TRD1	RD temperature coefficient (linear)	° C ⁻¹	0
TRS1	RS temperature coefficient (linear)	° C ⁻¹	0
KF	Flicker noise coefficient		0
AF	Flicker noise exponent		1
T_MEASURED	Measured temperature	° C	
T_ABS	Absolute temperature	° C	
T_REL_GLOBAL	Relative to current temperature	° C	
T_REL_LOCAL	Relative to AKO model temperature	° C	

C**電容****描述格式**

C<名稱><正節點><負節點> [模型名稱] <電容值>
+[IC=<初始值>]

模型格式

.MODEL <模型名稱> CAP(模型參數)

模型參數	意義	單位	內定值
C	Capacitance multiplier		1
VC1	Linear voltage coefficient	volt ⁻¹	0
VC2	Quadratic voltage coefficient	volt ⁻¹	0
TC1	Linear temperature coefficient	° C ⁻¹	0
TC2	Quadratic temperature coefficient	° C ⁻²	0
T_MEASURED	Measured temperature	° C	
T_ABS	Absolute temperature	° C	
T_REL_GLOBAL	Relative to current temperature	° C	
T_REL_LOCAL	Relative to AKO model temperature	° C	

D 二極體

描述格式

D<名稱> <正節點> <負節點> [模型名稱] [面積值]

模型格式

.MODEL <模型名稱> D(模型參數)

模型參數	意義	單位	內定值
IS	Saturation current	amp	1E-14
N	Emission coefficient		1
ISR	Recombination current parameter	amp	0
NR	Emission coefficient for ISR		2
IKF	High-injection "knee" current	amp	infinite
BV	Reverse breakdown "knee" voltage	volt	infinite
IBV	Reverse breakdown "knee" current	amp	1E-10
NBV	Reverse breakdown ideality factor		1
IBVL	Low-level reverse breakdown "knee" current	amp	0
NBVL	Low-level reverse breakdown ideality factor		1

A-18 從實例中學習 Design Center 3

模型參數	意義	單位	內定值
RS	Parasitic resistance	ohm	0
TT	Transit time	sec	0
CJO	Zero-bias <i>p-n</i> capacitance	farad	0
VJ	<i>p-n</i> potential	volt	1
M	<i>p-n</i> grading coefficient		0.5
FC	Forward-bias depletion capacitance coefficient		0.5
EG	Bandgap voltage (barrier height)	eV	1.11
XTI	IS temperature exponent		3
TIKF	IKF temperature coefficient (linear)	° C ⁻¹	0
TBV1	BV temperature coefficient (linear)	° C ⁻¹	0
TBV2	BV temperature coefficient (quadratic)	° C ⁻²	0
TRS1	RS temperature coefficient (linear)	° C ⁻¹	0
TRS2	RS temperature coefficient (quadratic)	° C ⁻²	0
KF	Flicker noise coefficient		0
AF	Flicker noise exponent		1
T_MEASURED	Measured temperature	° C	
T_ABS	Absolute temperature	° C	
T_REL_GLOBAL	Relative to current temperature	° C	
T_REL_LOCAL	Relative to AKO model temperature	° C	

E

電壓控制電壓源

描述格式

E<名稱> <正節點> <負節點>
 +<正控制節點> <負控制節點> <增益>

E<名稱> <正節點> <負節點> POLY(<變數個數>)
 +<正控制節點> <負控制節點>*<多項式係數>*

E<名稱> <正節點> <負節點> VALUE = {<變數表示式>}

E<名稱> <正節點> <負節點> TABLE {<變數表示式>} =
 +<<輸入值>,<輸出值>>*

E<名稱> <正節點> <負節點> LAPLACE{<變數表示式>}
 += {<拉普拉斯轉換式>}

E<名稱> <正節點> <負節點> FREQ {<變數表示式>} =
 +<<頻率值>,<振幅值>,<相角值>>*

E<名稱> <正節點> <負節點>
 +CHEBYSHEV {<變數表示式>} = <[LP] [HP] [BP] [BR]>,
 +<截止頻率>*,<衰減值>*

特別說明：由於許多讀者問及 EPOLY 多項式係數的對應次序，而事實上這部份的描述格式也的確頗為複雜。在此我們特別以三個輸入變數為例，介紹 EPOLY 係數的寫法。至於輸入變數更多的情形，讀者可以從這個範例中推知其通用的對應次序。

常數項	k_0
一次式項	$k_1 \cdot V_1 + k_2 \cdot V_2 + k_3 \cdot V_3$
二次式項	$(k_4 \cdot V_1 + k_5 \cdot V_2 + k_6 \cdot V_3) \cdot V_1 +$ $(k_7 \cdot V_2 + k_8 \cdot V_3) \cdot V_2 +$ $(k_9 \cdot V_3) \cdot V_3$
三次式項	$\{(k_{10} \cdot V_1 + k_{11} \cdot V_2 + k_{12} \cdot V_3) \cdot V_1 +$ $(k_{13} \cdot V_2 + k_{14} \cdot V_3) \cdot V_2 +$ $(k_{15} \cdot V_3) \cdot V_3\} \cdot V_1 +$ $\{(k_{16} \cdot V_2 + k_{17} \cdot V_3) \cdot V_2 +$ $(k_{18} \cdot V_3) \cdot V_3\} \cdot V_2 +$ $\{(k_{19} \cdot V_3) \cdot V_3\} \cdot V_3$

舉例來說，如果我們需要一個電壓函數如下：

$$V_{out} = 2 + V_1 + 3V_3 - V_1V_2 + 4V_2V_3 - 2V_1^3$$

則其多項式係數的對應次序便寫成 2 1 0 3 0 -1 0 0 4 0 -2。

G**電壓控制電流源****描述格式**

G<名稱> <正節點> <負節點>
+<正控制節點> <負控制節點> <電導值>

G<名稱> <正節點> <負節點> POLY(<變數個數>)
+<正控制節點> <負控制節點>*<多項式係數>*

G<名稱> <正節點> <負節點> VALUE = {<變數表示式>}

G<名稱> <正節點> <負節點> TABLE {<變數表示式>} =
+<<輸入值>,<輸出值>>*

G<名稱> <正節點> <負節點> LAPLACE{<變數表示式>}
+= {<拉普拉斯轉換式>}

G<名稱> <正節點> <負節點> FREQ {<變數表示式>} =
+<<頻率值>,<振幅值>,<相角值>>*

G<名稱> <正節點> <負節點>
+CHEBYSHEV {<變數表示式>} = <[LP] [HP] [BP] [BR]>,
+<截止頻率>*,<衰減值>*

F

電流控制電流源

描述格式

F<名稱> <正節點> <負節點>
+<控制電壓源名稱> <增益>

F<名稱> <正節點> <負節點> POLY(<變數個數>)
+<控制電壓源名稱>* <多項式係數>*

H

電流控制電壓源

描述格式

H<名稱> <正節點> <負節點>
+<控制電壓源名稱> <增益>

H<名稱> <正節點> <負節點> POLY(<變數個數>)
+<控制電壓源名稱>* <多項式係數>*

I

獨立電流源

描述格式

I<名稱> <正節點> <負節點> [[DC] <直流值>]
+[AC <振幅值> [相角值]] [暫態波形參數]

J

接面場效電晶體

描述格式

J<名稱> <汲極> <閘極> <源極>
+<模型名稱> [面積]

模型格式

.MODEL <模型名稱> NJF(模型參數)

.MODEL <模型名稱> PJF(模型參數)

模型參數	意義	單位	內定值
VTO	Threshold Voltage	volt	-2.0
BETA	Transconductance coefficient	amp/volt ²	1E-4
LAMBDA	Channel-length modulation	volt ⁻¹	0
IS	Gate <i>p-n</i> saturation current	amp	1E-14
N	Gate <i>p-n</i> emission coefficient		1
ISR	Gate <i>p-n</i> recombination current parameter	amp	0
NR	Emission coefficient for ISR		2
ALPHA	Ionization coefficient	volt ⁻¹	0
VK	Ionization "knee" voltage	volt	0
RD	Drain ohmic resistance	ohm	0
RS	Source ohmic resistance	ohm	0

模型參數	意義	單位	內定值
CGD	Zero-bias gate-drain $p-n$ capacitance	farad	0
CGS	Zero-bias gate-source $p-n$ capacitance	farad	0
M	Gate $p-n$ grading coefficient		0.5
PB	Gate $p-n$ potential	volt	1.0
FC	Forward-bias depletion capacitance coefficient		0.5
VTOTC	VTO temperature coefficient	volt/ ° C	0
BETATCE	BETA exponential temperature coefficient	%/ ° C	0
XTI	IS temperature coefficient		3
KF	Flicker noise coefficient		0
AF	Flicker noise exponent		1
T_MEASURED	Measured temperature	° C	
T_ABS	Absolute temperature	° C	
T_REL_GLOBAL	Relative to current temperature	° C	
T_REL_LOCAL	Relative to AKO model temperature	° C	

K**耦合電感（變壓器磁心）****描述格式**

K<名稱> L<電感名稱> L<電感名稱>*<耦合係數>

K<名稱><L<電感名稱>>*<耦合係數><模型名稱>
+[大小值]**模型格式**

.MODEL <模型名稱> CORE(模型參數)

模型參數	意義	單位	內定值
LEVEL	Model index		1
AREA	Mean magnetic cross-section	cm ²	0.1
PATH	Mean magnetic path length	cm	1.0
GAP	Effective air-gap length	cm	0
PACK	Pack (stacking) factor		1.0
MS	Magnetization saturation	amp/meter	1E6
A	Thermal energy parameter	amp/meter	1E3
C	Domain flexing parameter		0.2
K	Domain anisotropy parameter	amp/meter	500
ALPHA	Interdomain coupling parameter (LEVEL=1)		1E-3
GAMMA	Domain damping parameter (LEVEL=1)	sec ⁻¹	infinite

L

電感

描述格式

L<名稱> <正節點> <負節點> [模型名稱] <電感值>
 +[IC=<初始值>]

模型格式

.MODEL <模型名稱> IND(模型參數)

模型參數	意義	單位	內定值
L	Inductance multiplier		1
IL1	Linear current coefficient	volt ⁻¹	0
IL2	Quadratic current coefficient	volt ⁻¹	0
TC1	Linear temperature coefficient	° C ⁻¹	0
TC2	Quadratic temperature coefficient	° C ⁻²	0
T_MEASURED	Measured temperature	° C	
T_ABS	Absolute temperature	° C	
T_REL_GLOBAL	Relative to current temperature	° C	
T_REL_LOCAL	Relative to AKO model temperature	° C	

M 金氧半電晶體

描述格式

M<名稱><汲極><閘極><源極><基座><模型名稱>
 +[L=<數值>] [W=<數值>] [AD=<數值>] [AS=<數值>]
 +[PD=<數值>] [PS=<數值>]
 +[NRD=<數值>] [NRS=<數值>]
 +[NRG=<數值>] [NRB=<數值>]
 +[M=<數值>]

模型格式

.MODEL <模型名稱> NMOS(模型參數)

.MODEL <模型名稱> PMOS(模型參數)

金氧半電晶體 LEVEL 1,2 及 3 的模型參數

模型參數	意義	單位	內定值
LD	Lateral diffusion (length)	meter	0
WD	Lateral diffusion (width)	meter	0
VTO	Zero-bias threshold voltage	volt	0
KP	Transconductance coefficient	amp/volt ²	2E-5
LAMBDA	Channel-length modulation (LEVEL=1 or 2)	volt ⁻¹	0
PHI	Surface potential	volt	0.6
GAMMA	Bulk threshold parameter	volt ^{1/2}	calculated

模型參數	意義	單位	內定值
TOX	Oxide thickness	meter	see above
TPG	Gate material type: +1 = opposite of substrate -1 = same as substrate 0 = aluminum		+1
NSUB	Substrate doping density	1/cm ³	none
NSS	Surface state density	1/cm ²	none
NFS	Fast surface state density	1/cm ²	0
XJ	Metallurgical junction depth	meter	0
UO	(u-oh, not u-zero) Surface mobility	cm ² /volt.sec	600
UCRIT	Mobility degradation critical field (LEVEL=2)	volt/cm	1E4
UEXP	Mobility degradation exponent (LEVEL=2)		0
UTRA	(<i>not used</i>) Mobility degradation transverse field coefficient		0
VMAX	Maximum drift velocity	meter/sec	0
NEFF	Channel charge coefficient (LEVEL=2)		1.0
XQC	Fraction of channel charge attributed to drain		1.0
DELTA	Width effect on threshold		0
THETA	Mobility modulation (LEVEL=3)	volt ⁻¹	0

模型參數	意義	單位	內定值
ETA	Static feedback (LEVEL=3)		0
KAPPA	Saturation field factor (LEVEL=3)		0.2

金氧半電晶體 LEVEL 4 的模型參數

模型參數	意義	單位
DL	Channel shrotening	<i>u</i>
DW	Channel narrowing	<i>u</i>
TOX	Gate-oxide thickness	<i>u</i>
VFB	Flat-band voltage	volt
PHI	Surface inversion potential	volt
K1	Body effect coefficient	volt ^{1/2}
K2	Drain/source depletion charge sharing coefficient	
ETA	Zero-bias drain-induced barrier lowering coefficient	
X2E	Sens. of drain-induced barrier lowering effect to substrate bias	volt ⁻¹
X3E	Sens. of drain-induced barrier lowering effect to drain bias @ Vds = Vdd	volt ⁻¹
MUZ	Zero-bias mobility	cm ² /volt.sec
X2MZ	Sens. of mobility to substrate bias @Vds = 0	cm ² /volt-.sec

模型參數	意義	單位
U_0	Zero-bias transverse-field mobility degradation	volt^{-1}
X_2U_0	Sens. of transverse-field mobility degradation effect to substrate bias	volt^{-2}
U_1	Zero-bias velocity saturation	μ/volt
X_2U_1	Sens. of velocity saturation effect to substrate bias	μ/volt^2
X_3U_1	Sens. of velocity saturation effect on drain	μ/volt^2
M_{US}	Mobility at zero substrate bias and $V_{ds} = V_{dd}$	$\text{cm}^2/\text{volt}^2.\text{sec}$
X_2M_S	Sens. of mobility to substrate bias @ $V_{ds} = 0$	$\text{cm}^2/\text{volt}^2.\text{sec}$
X_3M_S	Sens. of mobility to drain bias @ $V_{ds} = V_{dd}$	$\text{cm}^2/\text{volt}^2.\text{sec}$
N_0	Zero-bias subthreshold slope coefficient	
N_B	Sens. of subthreshold slope to substrate bias	
N_D	Sens. of subthreshold slope to drain bias	
$TEMP$	Temperature at which parameters were measured	° C

模型參數	意義	單位
VDD	Measurement bias range	
XPART	Gate-oxide capacitance charge model flag	
WDF	Drain, source junction default width	meter
DELL	Drain, source junction length reduction	meter

金氧半電晶體 LEVEL 5 的模型參數

模型參數	意義	單位	內定值
DL	Channel length reduction in one side	m	0
DW	Width reduction in one side	m	0
VTH0	Threshold voltage at Vbs=0 and small Vds	V	0.7
K1	Body bias sensitivity of Vth	V ^{1/2}	0.53
K2	Body bias sensitivity of Vth		-0.0186
K3	Body bias sensitivity of Vth		80
W0	Narrow width effect coefficient	m	2.5E-6
NLX	Lateral non-uniform doping coefficient	m	1.74E-7
DVT0	Short-channel effect coefficient		2.2
DVT1	Short-channel effect coefficient		0.53
UA	First-order mobility degradation coefficient	m/V	2.25E-9
UB	Second-order mobility degradation coefficient	(m/V) ²	5.87E-19

模型參數	意義	單位	內定值
UC	Body bias sensitivity coefficient of mobility	1/V	0.0465
VSAT	Saturation velocity of carrier at Temp=27C	m/sec	9.58E4
RDSW	Total parasitic resistance per unit width	ohms-um	0
VOFF	Offset voltage in subthreshold region	V	-0.11
NFACTOR	Swing coefficient		1
CDSC	Drain/source and channel coupling coefficient	Q/V-m ²	
PCLM	Channel length modulation coefficient		1.3
PDIBL1	DIBL effect coefficient		0.39
PDIBL2	DIBL effect coefficient		0.0086
DROUT	DIBL effect coefficient		0.56
PSCBE1	SCBE coefficient	V/m	4.24E8
PSCBE2	SCBE coefficient	m/V	1.0E-5
A0	Bulk charge effect NMOS (PMOS)		0.1 (0.9)
A1	Bulk charge effect NMOS (PMOS)	1/V	0 (0.2)
A2	Bulk charge effect NMOS (PMOS)		1 (0.04)
KT1	Threshold voltage temperature coefficient	V	0.3
KT2	Threshold voltage temperature coefficient		0.03
UA1	Mobility temperature coefficient	m/V	4.31E-19
UB1	Mobility temperature coefficient	(m/V) ²	-7.61E-18
UC1	Mobility temperature coefficient	1/V	-0.056
AT	Saturation velocity temperature coefficient	m/sec	3.3E4
TOX	Gate oxide thickness	m	150E-10
XJ	Junction depth	m	0.15E-6

模型參數	意義	單位	內定值
NPEAK	Doping concentration near interface	$1/m^3$	1.7E23
NSUB	Doping concentration away from interface	$1/m^3$	2.0E21
SUBTHMO D	Subthreshold mode flag		2
SATMOD	Early voltage mode flag		2
XPART	Charge partitioning coefficient No charge model 0 1/100 partition 1 40/60 partition 2 50/50 partition 3		1
VGLOW	Voltage shift of the lower bound of the transition region	V	-0.12
VGHIGH	Voltage shift of the higher bound of the transition region	V	0.12
VFB	Flat-band voltage	V	-1.0
PHI	Surface potential		$2V_{tm} \ln(\frac{NPEAK}{N_i})$
GAMMA1	Body-effect coefficient near interface		$((2\hat{q}_s i / NPEAK) / C_{ox})^{1/2}$
GAMMA2	Body-effect coefficient near interface		$((2\hat{q}_s i / NPEAK) / C_{ox})^{1/2}$
XT	Doping depth	m	1.55E-7
VBM	Maximum substrate bias	V	-5

模型參數	意義	單位	內定值
VBX			$\frac{q}{\epsilon_s} \cdot q$ $NPEAKX_t$ $2/2q \sqrt{\epsilon_{si}}$
U0	Mobility at Temp=27C (electrons) Mobility at Temp=27C (holes)	$m^2/V \text{ sec}$ $m^2/V \text{ sec}$	670E-4 250E-4
UOTEMP	Mobility at T .		
VSATTEMP	Saturation velocity of carrier at T		
EM	Critical electrical field in channel	V/m	4.1E7
LDD	Total LDD region length	m	1.0E-7
ETA	Drain voltage reduction coefficient		0.3
LITL	Characteristic length		$(\sqrt{\epsilon_{si}} / TOXX_t)^{1/2}$

金氧半電晶體所有 LEVEL 的模型參數

模型參數	意義	單位	內定值
LEVEL	Model index		1
L	Channel length	meter	DEFL
W	Channel width	meter	DEFW
RD	Drain ohmic resistance	ohm	0
RS	Source ohmic resistance	ohm	0
RG	Gate ohmic resistance	ohm	0
RB	Bulk ohmic resistance	ohm	0
RDS	Drain-source shunt resistance	ohm	infinite

模型參數	意義	單位	內定值
RSH	Drain, source diffusion sheet resistance	ohm/square	0
IS	Bulk $p-n$ saturation current	amp	1E-14
JS	Bulk $p-n$ saturation current/area	amp/meter ²	0
JSSW	Bulk $p-n$ saturation side wall current/length	amp/meter	0
N	Bulk $p-n$ emission coefficient		1
PB	Bulk $p-n$ bottom potential	volt	0.8
PBSW	Bulk $p-n$ sidewall potential	volt	PB
CBD	Zero-bias bulk-drain $p-n$ capacitance	farad	0
CBS	Zero-bias bulk-source $p-n$ capacitance	farad	0
CJ	Bulk $p-n$ zero-bias bottom capacitance/area	farad/meter ²	0
CJSW	Bulk $p-n$ zero-bias sidewall capacitance/length	farad/meter	0
MJ	Bulk $p-n$ bottom grading coefficient		0.5
MJSW	Bulk $p-n$ sidewall grading coefficient		0.33
FC	Bulk $p-n$ forward-bias capacitance		0.5
TT	Bulk $p-n$ transit time	sec	0
CGSO	Gate-source overlap capacitance/channel width	farad/meter	0

模型參數	意義	單位	內定值
CGDO	Gate-drain overlap capacitance/channel width	farad/meter	0
CGBO	Gate-bulk overlap capacitance/channel length	farad/meter	0
KF	Flicker noise coefficient		0
AF	Flicker noise exponent		1
T_MEASURED	Measured temperature	° C	
T_ABS	Absolute temperature	° C	
T_REL_GLOBAL	Relative to current temperature	° C	
T_REL_LOCAL	Relative to AKO model temperature	° C	

Q

雙載子電晶體

描述格式

**Q<名稱> <集極> <基極> <射極> [基座] <模型名稱>
+[面積值]**

模型格式

.MODEL <模型名稱> NPN(模型參數)
 .MODEL <模型名稱> PNP(模型參數)
 .MODEL <模型名稱> LPNP(模型參數)

模型參數	意義	單位	內定值
IS	Transport saturation current	amp	1E-16
BF	Ideal maximum forward beta		100
NF	Forward current emission coefficient		1
VAF(VA)	Forward Early voltage	volt	infinite
IKF(IK)	Corner for forward-beta high-current roll-off	amp	infinite
ISE(C2)	Base-emitter leakage saturation current	amp	0
NE	Base-emitter leakage emission coefficient		1.5

模型參數	意義	單位	內定值
BR	Ideal maximum reverse beta		1
NR	Reverse current emission coefficient		1
VAR(VB)	Reverse Early voltage	volt	infinite
IKR	Corner for reverse-beta high-current roll-off	amp	infinite
ISC(C4)	Base-collector leakage saturation current	amp	0
NC	Base-collector leakage emission coefficient		2
NK	High-current roll-off coefficient		0.5
ISS	Substrate $p-n$ saturation current	amp	0
NS	Substrate $p-n$ emission coefficient		1
RE	Emitter ohmic resistance	ohm	0
RB	Zero-bias (maximum) base resistance	ohm	0
RBM	Minimum base resistance	ohm	RB
IRB	Current at which Rb falls halfway to	amp	infinite
RC	Collector ohmic resistance	ohm	0
CJE	Base-emitter zero-bias $p-n$ capacitance	farad	0
VJE(PE)	Base-emitter built-in potential	volt	0.75
MJE(ME)	Base-emitter $p-n$ grading factor		0.33

模型參數	意義	單位	內定值
CJC	Base-collector zero-bias $p-n$ capacitance	farad	0
VJC(PC)	Base-collector built-in potential	volt	0.75
MJC(MC)	Base-collector $p-n$ grading factor		0.33
XCJC	Fraction of Cbc connected internal to Rb		1
CJS(CCS)	Substrate zero-bias $p-n$ capacitance	farad	0
VJS(PS)	Substrate $p-n$ built-in potential	volt	0.75
MJS(MS)	Substrate $p-n$ grading factor		0
FC	Forward-bias depletion capacitor coefficient		0.5
TF	Ideal forward transit time	sec	0
XTF	Transit time bias dependence coefficient		0
VTF	Transit time dependency on Vbc	volt	infinite
ITF	Transit time dependency on Ic	amp	0
PTF	Excess phase @ $1/(2\pi \cdot TF) \text{Hz}$	degree	0
TR	Ideal reverse transit time	sec	0
QCO	Epitaxial region charge factor	coulomb	0
RCO	Epitaxial region resistance	ohm	0
VO	Carrier mobility "knee" voltage	volt	10
GAMMA	Epitaxial region doping factor		1E-11
EG	Bandgap voltage (barrier height)	eV	1.11

模型參數	意義	單位	內定值
XTB	Forward and reverse beta temperature coefficient		0
XTI(PT)	IS temperature exponent		3
TRE1	RE temperature coefficient (linear)	° C ⁻¹	0
TRE2	RE temperature coefficient (quadratic)	° C ⁻²	0
TRB1	RB temperature coefficient (linear)	° C ⁻¹	0
TRB2	RB temperature coefficient (quadratic)	° C ⁻²	0
TRM1	RBM temperature coefficient (linear)	° C ⁻¹	0
TRM2	RBM temperature coefficient (quadratic)	° C ⁻²	0
TRC1	RC temperature coefficient (linear)	° C ⁻¹	0
TRC2	RC temperature coefficient (quadratic)	° C ⁻²	0
KF	Flicker noise coefficient		0
AF	Flicker noise exponent		1
T_MEASURED	Measured temperature	° C	
T_ABS	Absolute temperature	° C	
T_REL_GLOBAL	Relative to current temperature	° C	
T_REL_LOCAL	Relative to AKO model temperature	° C	

R**電阻****描述格式**

R<名稱> <正節點> <負節點> [模型名稱] <電阻值>
+[TC=<TC1>] [,<TC2>]

模型格式

.MODEL <模型名稱> RES(模型參數)

模型參數	意義	單位	內定值
R	Resistance multiplier		1
TC1	Linear temperature coefficient	° C ⁻¹	0
TC2	Quadratic temperature coefficient	° C ⁻²	0
TCE	Exponential temperature coefficient	%/ ° C	0
T_MEASURED	Measured temperature	° C	
T_ABS	Absolute temperature	° C	
T_REL_GLOBAL	Relative to current temperature	° C	
T_REL_LOCAL	Relative to AKO model temperature	° C	

S

電壓控制開關

描述格式

S<名稱> <正節點> <負節點>
 +<正控制節點> <負控制節點> [模型名稱]

模型格式

.MODEL <模型名稱> VSWITCH(模型參數)

模型參數	意義	單位	內定值
RON	"On" resistance	ohm	1.0
ROFF	"Off" resistance	ohm	1E6
VON	Control voltage for "on" state	volt	1.0
VOFF	Control voltage for "off" state	volt	0.0

T 傳輸線

描述格式

T<名稱> <A 埠正節點> <A 埠負節點>
 +<B 埠正節點> <B 埠負節點> [模型名稱]
 +ZO=<數值> [TD=<數值>] [F=<數值>] [NL=<數值>]

模型格式

.MODEL <模型名稱> TRN(模型參數)

模型參數	意義	單位	內定值
理想			
ZO	Characteristic impedance	ohms	none
TD	Transmission delay	sec	none
F	Frequency for NL	Hz	none
NL	Relative wavelength	none	0.25
非理想			
R	Per unit length resistance	ohms/LEN	none
L	Per unit length inductance	henries/LEN	none
G	Per unit length conductance	mhos/LEN	none
C	Per unit length capacitance	farads/LEN	none
LEN	Electrical length	agrees with RLGC	none

V

獨立電壓源

描述格式

V<名稱> <正節點> <負節點> [[DC] <直流值>
+[AC <振幅值> [相角值]] [暫態波形參數]]

W 電流控制開關

描述格式

W<名稱> <正節點> <負節點>
+<控制電壓名稱> [模型名稱]

模型格式

.MODEL <模型名稱> ISWITCH(模型參數)

模型參數	意義	單位	內定值
RON	"On" resistance	ohm	1.0
ROFF	"Off" resistance	ohm	1E6
ION	Control current for "on" state	volt	1E-3
IOFF	Control current for "off" state	volt	0.0

X 子電路

描述格式

X<名稱> [節點]* <子電路名稱>
+[PARAM: <<參數名稱> = <數值>>*]
+[TEXT: <<文字名稱> = <文字內容>>*]

附錄四 數位元件的描述格式與模擬參數表

在本附錄中我們將 **Design Center** 內建的數位元件的文字檔描述式及其模擬參數列表說明，這些元件的邏輯類別及其說明如下表示：

分類	邏輯類別	說明
Standard Gates	BUF	Buffer
	INV	Inverter
	AND	AND gate
	NAND	NAND gate
	OR	OR gate
	NOR	NOR gate
	XOR	Exclusive OR gate
	NXOR	Exclusive NOR gate
	BUFA	Buffer array
	INVA	Inverter array
	ANDA	AND gate array
	NANDA	NAND gate array
	ORA	OR gate array
	NORA	NOR gate array
	XORA	Exclusive OR gate array
	NXORA	Exclusive NOR gate array
	AO	AND-OR compound gate
	OA	OR-AND compound gate
	AOI	AND-NOR compound gate

	OAI	OR-NAND compound gate
Tri-State Gates	BUF3	Buffer
	INV3	Inverter
	AND3	AND gate
	NAND3	NAND gate
	OR3	OR gate
	NOR3	NOR gate
	XOR3	Exclusive OR gate
	NXOR3	Exclusive NOR gate
	BUF3A	Buffer array
	INV3A	Inverter array
	AND3A	AND gate array
	NAND3A	NAND gate array
	OR3A	OR gate array
	NOR3A	NOR gate array
	XOR3A	Exclusive OR gate array
	NXOR3A	Exclusive NOR gate array
Bidirectional Transfer Gates	NBTG	N-channel transfer gate
	PBTG	P-channel transfer gate
Flip-Flops and Latches	JKFF	J-K, negative-edge triggered
	DFF	D-type, positive-edge triggered
	SRFF	S-R gated latch
	DLTCH	D gated latch
Pullup and Pulldown Resistors	PULLUP	Pullup resistor array
	PULLDN	Pulldown resistor array
Delay Lines	DLYLINE	Delay line
Programmable Logic Arrays	PLAND	AND array
	PLOR	OR array

	PLXOR	Exclusive OR array
	PLNAND	NAND array
	PLNOR	NOR array
	PLNXOR	Exclusive NOR array
	PLANDC	AND array, true and complement
	PLORC	OR array, true and complement
	PLXORC	Exclusive OR array, true and complement
	PLNANDC	NAND array, true and complement
	PLNORC	NOR array, true and complement
	PLNXORC	Exclusive NOR array, true and complement
Memory	ROM	Read-only memory
	RAM	Random access read-write memory
Multi-Bit A/D and D/A Converters	ADC	Multi-bit A/D converter
	DAC	Multi-bit D/A converter
Behavioral	LOGICEXP	Logic expression
	PINDLY	Pin-to-pin delay
	CONSTRAINT	Constraint checking

Standard Gates**標準邏輯閘****描述格式**

U<名稱> <邏輯分類> [(<參數值>*)]
 + <數位電源節點> <數位接地節點>
 + <輸入節點> * <輸出節點> *
 + <時序模型名稱> <輸入／出模型名稱>
 + [MNTYMXDLY = <時序參數類別設定>]
 + [IO_LEVEL = <介面子電路類別設定>]

時序模型格式

.MODEL <時序模型名稱> UGATE(模型參數)

模型參數	意義	單位	內定值
TPLHMIN(TY,MX)	delay: low to high, min(typ,max)	sec	0
TPHLMN(TY,MX)	delay: high to low, min(typ,max)	sec	0

Tri-State Gates**三態邏輯閘****描述格式**

U<名稱> <三態邏輯分類> [(<參數值>*)]
 + <數位電源節點> <數位接地節點>

A-50 從實例中學習 Design Center 3

+ <輸入節點> * <致能(enable)節點> <輸出節點> *
+ <時序模型名稱> <輸入／出模型名稱>
+[MNTYMXDLY= <時序參數類別設定>]
+[IO_LEVEL= <介面子電路類別設定>]

時序模型格式

.MODEL <時序模型名稱> UTGATE(模型參數)

模型參數	意義	單位	內定值
TPLHMN(TY,MX)	delay: low to high, min(typ,max)	sec	0
TPHLMN(TY,MX)	delay: high to low, min(typ,max)	sec	0
TPLZMN(TY,MX)	delay: low to Z, min(typ,max)	sec	0

Bidirectional Transfer Gates 雙向傳輸閘

描述格式

U<名稱> NBTG(或 PBTG) [(<參數值>*)]
+ <數位電源節點> <數位接地節點>
+ <閘極(gate)節點> <通道節點 1> <通道節點 2>
+ <時序模型名稱> <輸入／出模型名稱>
+[MNTYMXDLY= <時序參數類別設定>]
+[IO_LEVEL= <介面子電路類別設定>]

時序模型格式

.MODEL <時序模型名稱> UBTG

Edge-Triggered Flip-Flops

負（正）緣觸發正反器

描述格式

U<名稱> JKFF(<正反器個數>)

- + <數位電源節點> <數位接地節點>
- + <presetbar 節點> <clearbar 節點> <clockbar 節點>
- + <j 節點 1> ... <j 節點 n>
- + <k 節點 1> ... <k 節點 n>
- + <q 輸出節點 1> ... <q 輸出節點 n>
- + <qbar 輸出節點 1> ... <qbar 輸出節點 n>
- + <時序模型名稱> <輸入／出模型名稱>
- + [MNTYMXDLY = <時序參數類別設定>]
- + [IO_LEVEL = <介面子電路類別設定>]

U<名稱> DFF(<正反器個數>)

- + <數位電源節點> <數位接地節點>
- + <presetbar 節點> <clearbar 節點> <clock 節點>
- + <d 節點 1> ... <d 節點 n>
- + <q 輸出節點 1> ... <q 輸出節點 n>

- + < qbar 輸出節點 1 > ... < qbar 輸出節點 n >
- + < 時序模型名稱 > < 輸入／出模型名稱 >
- + [MNTYMXDLY = < 時序參數類別設定 >]
- + [IO_LEVEL = < 介面子電路類別設定 >]

時序模型格式

.MODEL <時序模型名稱> UEFF(模型參數)

模型參數	意義	單位	內定值
TPPCQLHMN(TY,MX)	delay: preb/clrb to q/qb low to high, min(typ,max)	sec	0
TPPCQHLMN(TY,MX)	delay: preb/clrb to q/qb high to low, min(typ,max)	sec	0
TWPCLMN(TY,MX)	min preb/clrb width low, min(typ,max)	sec	0
TPCLKQLHMN(TY,MX)	delay: clk/clkb edge to q/qb low to high, min(typ,max)	sec	0
TPCLKQHLMN(TY,MX)	delay: clk/clkb edge to q/qb high to low, min(typ,max)	sec	0
TWCLKLMN(TY,MX)	min clk/clkb width low, min(typ,max)	sec	0
TWCLKHMN(TY,MX)	min clk/clkb width high, min(typ,max)	sec	0
TSUDCLKMN(TY,MX)	setup: j/k/d to clk/clkb edge, min(typ,max)	sec	0

TSUPCCLKHMIN(TY,MX)	setup: preb/clrb high to clk/clkb edge, min(typ,max)	sec	0
THDCLKMN(TY,MX)	hold: j/k/d after clk/clkb edge, min(typ,max)	sec	0

Gated Latch**閘控門****描述格式**

U<名稱> SRFF(<正反器個數>)

+ <數位電源節點> <數位接地節點>

+ <presetbar 節點> <clearbar 節點> <gate 節點>

+ <s 節點 1> ... <s 節點 n>

+ <r 節點 1> ... <r 節點 n>

+ <q 輸出節點 1> ... <q 輸出節點 n>

+ <qbar 輸出節點 1> ... <qbar 輸出節點 n>

+ <時序模型名稱> <輸入／出模型名稱>

+[MNTYMXDLY = <時序參數類別設定>]

+[IO_LEVEL = <介面子電路類別設定>]

U<名稱> DLTCH(<門的個數>)

+ <數位電源節點> <數位接地節點>

+ <presetbar 節點> <clearbar 節點> <gate 節點>
+ <d 節點 1> ... <d 節點 n>
+ <q 輸出節點 1> ... <q 輸出節點 n>
+ <qbar 輸出節點 1> ... <qbar 輸出節點 n>
+ <時序模型名稱> <輸入／出模型名稱>
+ [MNTYMXDLY = <時序參數類別設定>]
+ [IO_LEVEL = <介面子電路類別設定>]

時序模型格式

.MODEL <時序模型名稱> UGFF(模型參數)

模型參數	意義	單位	內定值
TPPCQLHMN(TY,MX)	delay: preb/clrb to q/qb low to high, min(typ,max)	sec	0
TPPCQHLMN(TY,MX)	delay: preb/clrb to q/qb high to low, min(typ,max)	sec	0
TWPCLMN(TY,MX)	min preb/clrb width low, min(typ,max)	sec	0
TPGQLHMN(TY,MX)	delay: gate to q/qb low to high, min(typ,max)	sec	0
TPGQHLMN(TY,MX)	delay: gate to q/qb high to low, min(typ,max)	sec	0
TPDQLHMN(TY,MX)	delay: s/r/d to q/qb low to high, min(typ,max)	sec	0

TPDQHLMN(TY,MX)	delay: s/r/d to q/qb high to low, min(typ,max)	sec	0
TWGHMN(TY,MX)	min gate width hi, min(typ,max)	sec	0
TSUDGMN(TY,MX)	setup: s/r/d to gate edge, min(typ,max)	sec	0
TSUPCGHMN(TY,MX)	setup: preb/clrb high to gate edge, min(typ,max)	sec	0
THDGMN(TY,MX)	hold: s/r/d after gate edge, min(typ,max)	sec	0

Pullup and Pulldown

描述格式

U<名稱> PULLUP(或 PULLDN)(<電阻個數>)
 + <數位電源節點> <數位接地節點>
 + <輸出節點> * <輸入／出模型名稱>
 + [IO_LEVEL = <介面子電路類別設定>]

PULLUP 和 PULLDN 沒有時序模型

Delay Line**延遲線****描述格式**

U<名稱> DLYLINE
 + <數位電源節點> <數位接地節點>
 + <輸入節點> <輸出節點>
 + <時序模型名稱> <輸入／出模型名稱>
 + [MNTYMXDLY = <時序參數類別設定>]
 + [IO_LEVEL = <介面子電路類別設定>]

時序模型格式

.MODEL <時序模型名稱> UDLY(模型參數)

模型參數	意義	單位	內定值
DLYMN(TY,MX)	delay: min(typ,max)	sec	0

Programmable Logic Array 可程式邏輯陣列**描述格式**

U<名稱> <PLD 類別>(<輸入個數><輸出個數>)

+ <數位電源節點> <數位接地節點>
+ <輸入節點> * <輸出節點>
+ <時序模型名稱> <輸入／出模型名稱>
+[FILE = <(檔案名稱) 文字資料>]
+[DATA = <radix flag> \$ <program data> \$]
+[MNTYMXDLY = <時序參數類別設定>]
+[IO_LEVEL = <介面子電路類別設定>]

時序模型格式

.MODEL <時序模型名稱> UPLD(模型參數)

模型參數	意義	單位	內定值
TPLHMN(TY,MX)	delay: in to out, low to high, min(typ,max)	sec	0
TPHLMN(TY,MX)	delay: in to out, high to low, min(typ,max)	sec	0
OFFSET	JEDEC file mapping: address of first input and first gate program		0
COMPOFFSET	JEDEC file mapping: address of complement of first input and first gate program	1	
INSCALE	JEDEC file mapping: amount the JEDEC file address changes for each new input pin	std true/cmp	1 2

OUTSCALE	JEDEC file mapping: amount the JEDEC file address changes for each new output pin(gate)	std true/cmp	<no. of inputs> 2*<no. of inputs>
----------	---	-----------------	---

Read Only Memory 唯讀記憶體

描述格式

U<名稱> ROM(<位址接腳個數>,<輸出接腳個數>)
 + <數位電源節點> <數位接地節點>
 + <致能(enable)節點> <位址節點 msb> ... <位址節點 lsb>
 + <輸出節點 msb> ... <輸出節點 lsb>
 + <時序模型名稱> <輸入／出模型名稱>
 + [FILE = <(檔案名稱) 文字資料>]
 + [DATA = <radix flag> \$ <program data> \$]
 + [MNTYMXDLY = <時序參數類別設定>]
 + [IO_LEVEL = <介面子電路類別設定>]

時序模型格式

.MODEL <時序模型名稱> UROM(模型參數)

模型參數	意義	單位	內定值
TPADHMIN(TY,MX)	delay: address to data, low to high, min(typ,max)	sec	0
TPADLMN(TY,MX)	delay: address to data, high to low, min(typ,max)	sec	0
TPEDHMIN(TY,MX)	delay: enable to data, highZ to high, min(typ,max)	sec	0
TPEDLMN(TY,MX)	delay: enable to data, highZ to low, min(typ,max)	sec	0
TPEDHZMN(TY,MX)	delay: enable to data, high to highZ, min(typ,max)	sec	0
TPEDLZMN(TY,MX)	delay: enable to data, low to highZ, min(typ,max)	sec	0

Random Access Read-Write Memory

隨機存取記憶體

描述格式

U<名稱> RAM(<位址位元個數>,<輸出位元個數>)

+ <數位電源節點> <數位接地節點>

+ <read enable 節點> <write enable 節點>

+ <位址節點 msb> ... <位址節點 lsb>

+ <write-data msb 節點> ... <write-data lsb 節點>

- + <read-data msb 節點> ... <read-data lsb 節點>
- + <時序模型名稱> <輸入／出模型名稱>
- + [MNTYMXDLY = <時序參數類別設定>]
- + [IO_LEVEL = <介面子電路類別設定>]
- + [FILE = <(檔案名稱) 文字資料>]
- + [DATA = <radix flag> \$ <program data> \$]

時序模型格式

.MODEL <時序模型名稱> URAM(模型參數)

模型參數	意義	單位	內定值
TPADHMN(TY,MX)	delay: address to read data, low to high, min(typ,max)	sec	0
TPADLMN(TY,MX)	delay: address to read data, high to low, min(typ,max)	sec	0
TPERDHMN(TY,MX)	delay: read enable to read data, highZ to high, min(typ,max)	sec	0
TPERDLMN(TY,MX)	delay: read enable to read data, highZ to low, min(typ,max)	sec	0
TPERDHZMN(TY,MX)	delay: read enable to read data, high to highZ, min(typ,max)	sec	0
TPERDLZMN(TY,MX)	delay: read enable to read data, low to highZ, min(typ,max)	sec	0

TSUDEWMN(TY,MX)	min setup time: data to write enable rise, min(typ,max)	sec	0
TSUAEWMN(TY,MX)	min setup time: address to write enable rise, min(typ,max)	sec	0
TWEWHMN(TY,MX)	min width: enable write high, min(typ,max)	sec	0
TWEWLMN(TY,MX)	min width: enable write low, min(typ,max)	sec	0
THDEWMN(TY,MX)	min hold time: write enable fall to data change, min(typ,max)	sec	0
THAEWMN(TY,MX)	min hold time: write enable fall to address change, min(typ,max)	sec	0

Multi-Bit Analog-to-Digital Converter 多位元類比／數位轉換器

描述格式

U<名稱> ADC(<位元數>)

+ < 數位電源節點 > < 數位接地節點 >

+ < 輸入節點 > < 參考 (ref) 節點 >

+ < 接地節點 > < 轉換 (convert) 節點 >

+ < status 節點 > < over-range 節點 >

+ < 輸出節點 msb > ... < 輸出節點 lsb >

+ <時序模型名稱> <輸入／出模型名稱>
 + [MNTYMXDLY = <時序參數類別設定>]
 + [IO_LEVEL = <介面子電路類別設定>]

時序模型格式

.MODEL <時序模型名稱> UADC(模型參數)

模型參數	意義	單位	內定值
TPCSMN(TY,MX)	propagation delay: rising edge of convert to rising edge of status, min(typ,max)	sec	0
TPSDMN(TY,MX)	propagation delay: rising edge of status to data valid, min(typ,max)	sec	0
TPDSMN(TY,MX)	propagation delay: data valid to falling edge of status, min(typ,max)	sec	0

Multi-Bit Digital-to-Analog Converter**多位元數位／類比轉換器****描述格式**

U<名稱> DAC(<位元數>)

+ <數位電源節點> <數位接地節點>

+ <輸出節點> <參考 (ref) 節點> <接地節點>

+ <輸入節點 msb> ... <輸入節點 lsb>

+ <時序模型名稱> <輸入／出模型名稱>

+[MNTYMXDLY=<時序參數類別設定>]

+[IO_LEVEL=<介面子電路類別設定>]

時序模型格式

.MODEL <時序模型名稱> UADC(模型參數)

模型參數	意義	單位	內定值
TSWMN(TY,MX)	switching time: change in data to analog out stable, min(typ,max)	sec	0